什么是串?dāng)_？如何減少串?dāng)_？

來源：EMC容冠電磁更新時(shí)間：2024-07-21 閱讀：

01 什么是串?dāng)_？

串?dāng)_是PCB 的走線之間產(chǎn)生的不需要的噪聲（電磁耦合）。

串?dāng)_是 PCB 可能遇到的最隱蔽和最難解決的問題之一。最難搞的是，串?dāng)_一般都會(huì)發(fā)生在項(xiàng)目的最后階段，而且通常以斷斷續(xù)續(xù)或不易重現(xiàn)的方式發(fā)生，對(duì)于工程師來說，盡早解決 PCB 上串?dāng)_發(fā)生的所有原因非常重要。

串?dāng)_會(huì)對(duì)時(shí)鐘信號(hào)、周期和控制信號(hào)、數(shù)據(jù)傳輸線和 I/O 產(chǎn)生不良影響。通常來講，串?dāng)_是無法完全消除的，只能盡量減少串?dāng)_。

02 串?dāng)_的機(jī)制

1 耦合

影響一條走線的過大電壓或電流會(huì)對(duì)另一條走線產(chǎn)生不良影響，但是這兩條走線之間沒有物理接觸，每當(dāng)兩個(gè)網(wǎng)絡(luò)彼此相鄰運(yùn)行任何顯著長(zhǎng)度時(shí)，都可能出現(xiàn)這種耦合。當(dāng)信號(hào)在其中一條線上驅(qū)動(dòng)時(shí)，它產(chǎn)生的電場(chǎng)和磁場(chǎng)會(huì)導(dǎo)致意外信號(hào)也出現(xiàn)在附近的線上，如下圖所示：

當(dāng)兩條或更多條相鄰跡線耦合在一起時(shí)，就會(huì)發(fā)生串?dāng)_。

2 電容耦合

下面的電路圖顯示了如何使用電路理論來模擬不同類型的串?dāng)_。在該圖中，兩條跡線之間存在一些寄生電容，這是由于跡線之間的寬邊耦合而存在的。因?yàn)槊織l跡線都是一個(gè)導(dǎo)體環(huán)路，所以每條跡線就像一個(gè)電感器并具有一些寄生電感。兩個(gè)并聯(lián)電感具有一定的互感，它定義了兩條走線之間的電感耦合強(qiáng)度。

電路圖顯示了描述 PCB 中不同類型串?dāng)_的經(jīng)典電路模型。

電容耦合不僅僅意味著顯示由走線邊緣產(chǎn)生的等效電容，盡管這確實(shí)有助于互電容。每條跡線的本機(jī)電容和寬邊電容相結(jié)合得出總互電容；它們?nèi)看?lián)并耦合回地平面。

當(dāng)串?dāng)_發(fā)生并被觀察為時(shí)域中的快照時(shí)，很難區(qū)分電容和電感對(duì)串?dāng)_的貢獻(xiàn)。

3 “攻擊者”信號(hào)或走線切換

串?dāng)_是一種特別難以預(yù)測(cè)和控制的現(xiàn)象，除非它是模擬的，因?yàn)閹缀鯖]有辦法直觀地知道由于給定的耦合會(huì)產(chǎn)生多少串?dāng)_電壓和電流。

用串?dāng)_的說法，“攻擊者”信號(hào)或跡線切換并導(dǎo)致串?dāng)_。“受害者”信號(hào)或軌跡通過產(chǎn)生一個(gè)意外信號(hào)來做出響應(yīng)。效果本質(zhì)上是三維的。受害者可以在同一層相鄰，也可以在攻擊者的上方或下方（下圖）。

受害者網(wǎng)絡(luò)可以位于攻擊者網(wǎng)絡(luò)的上方、下方或附近。

4 前向和后向串?dāng)_

實(shí)際上，有兩個(gè)耦合信號(hào)加在受害網(wǎng)絡(luò)上：一個(gè)前向信號(hào)和一個(gè)后向信號(hào)。“前向”脈沖與干擾信號(hào)一起傳播，而“后向”脈沖從干擾信號(hào)返回。受害遠(yuǎn)端的串?dāng)_稱為“遠(yuǎn)端串?dāng)_”或 FEXT，近端的耦合電壓稱為“近端串?dāng)_”(NEXT)。下圖顯示了前向和后向串?dāng)_。

受害跡線上的前向和后向串?dāng)_如上圖所示。

03 串?dāng)_的原因

1、電容和電感耦合

電容耦合是由于寄生電容，而電感耦合是由于互感。

2、傳播速度差異

傳播速度的差異，可能串?dāng)_。

3、 PCB 過孔

帶有短截線的 PCB 過孔會(huì)產(chǎn)生反射，從而產(chǎn)生振鈴，從而產(chǎn)生串?dāng)_。

4、增加的數(shù)據(jù)速率

隨著數(shù)據(jù)速率的增加，上升時(shí)間也會(huì)增加。根據(jù)法拉第定律，隨著上升時(shí)間的增加，串?dāng)_也會(huì)增加。

5、板尺寸

隨著 PCB 板尺寸的增加，走線長(zhǎng)度也會(huì)增加，這些走線就像天線一樣。

05 減少 PCB 設(shè)計(jì)中串?dāng)_的技巧

1 檢查靠近 I/O 網(wǎng)絡(luò)的關(guān)鍵網(wǎng)絡(luò)

查看與 I/O 線相關(guān)的關(guān)鍵網(wǎng)絡(luò)的布線非常重要，因?yàn)樵肼暫苋菀淄ㄟ^這些 I/O 線離開或進(jìn)入電路板（如下圖）并將 PCB 連接到電路板上或電路板外耦合。外部世界與系統(tǒng)中的其他 PCB 或模塊。

關(guān)鍵網(wǎng)絡(luò)和I/O 網(wǎng)絡(luò)彼此靠近布線的場(chǎng)景示意圖

通過 I/O 線進(jìn)入電路板的任何噪聲都有可能耦合到承載重要數(shù)據(jù)/時(shí)鐘信號(hào)的關(guān)鍵網(wǎng)絡(luò)，這基本上是 PCB 的抗擾性方面（下圖左）。以類似的方式，任何由關(guān)鍵網(wǎng)絡(luò)傳輸?shù)母咚傩盘?hào)都可以耦合到 I/O 網(wǎng)絡(luò)，最終通過從板上出來的 I/O 線到達(dá)外部世界并進(jìn)入其他模塊在系統(tǒng)中。原則上，這將是 PCB 的排放方面（下圖右）。

關(guān)鍵網(wǎng)絡(luò)和 I/O 網(wǎng)絡(luò)接近導(dǎo)致的潛在 EMI/EMC 問題。

2 走線間的最小寬度

在定義 PCB 布局時(shí)，可以在使用的 CAD 工具中設(shè)置一些規(guī)則，例如兩條走線之間的最小距離以及每條走線與板上存在的組件之間的最小距離。還可以設(shè)置與特定網(wǎng)表或網(wǎng)表將在其中布線的區(qū)域相關(guān)的不同距離值。

PCB 設(shè)計(jì)軟件應(yīng)用程序通常包含可以指定差分信號(hào)對(duì)的寬度和距離的功能，或者可以在哪些 PCB 層上布線網(wǎng)表以及走線可以采用的首選方向。

3 保持相鄰層的走線垂直

PCB 層的配置應(yīng)使穿過相鄰層的信號(hào)具有相互垂直的方向，絕對(duì)避免它們的走線平行。也有人說，如果一層走線是“從北到南”，那么在它旁邊的一層走線應(yīng)該是“從東到西”。這個(gè)簡(jiǎn)單的預(yù)防措施可以讓你將寬邊耦合的影響降至最低。

具體如下圖所示：左側(cè)是要避免的布局，右側(cè)是要應(yīng)用的布局。

4 使用接地層

在兩個(gè)相鄰的信號(hào)層之間，最好插入一個(gè)接地層（或者，一個(gè)電源層），這樣做進(jìn)一步降低了發(fā)生寬邊耦合的可能性。

該解決方案具有雙重優(yōu)勢(shì)，即增加了層之間的距離，并為信號(hào)層提供了更好的接地返回路徑。在下圖，我們可以看到一個(gè)經(jīng)典的四層 PCB，分為兩個(gè)信號(hào)層（外部），一個(gè)用于接地層（0V）的內(nèi)部層和一個(gè)用于電源的內(nèi)部層。

多層 PCB 如圖所示。

5 利用接地返回路徑

雖然這和前面說的有點(diǎn)矛盾，但是可用于減少串?dāng)_的替代技術(shù)恰恰在于利用走線之間存在的并行性，將接地返回路徑與高頻信號(hào)耦合。

事實(shí)上，由于接地返回路徑相對(duì)于信號(hào)具有相同的幅度但方向相反，因此可以消除影響，從而減少串?dāng)_。

6 使用差分信號(hào)

另一種保證信號(hào)完整性、最小化串?dāng)_產(chǎn)生的影響的方法是使用差分信號(hào)，即兩條幅度相同但極性相反的信號(hào)線形成一個(gè)單一的高速信號(hào)。由于在接收時(shí)，信號(hào)是作為兩條信號(hào)線的電壓之差獲得的，并且由于電磁噪聲對(duì)兩條線的影響相同。

因此即使存在明顯的外部噪聲，信號(hào)也能保持高度的完整性。建議是在差分信號(hào)對(duì)和其他 PCB 走線之間保持盡可能大的距離。經(jīng)驗(yàn)法則是選擇至少是軌道寬度三倍的距離。

7 減小平行走線的寬度

在所有無法避免走線之間平行的情況下，都需要保證它們的寬度盡可能的短，從而減少耦合程度。

8 將高頻信號(hào)與其他走線隔離

高頻信號(hào)（例如時(shí)鐘）必須盡可能遠(yuǎn)離承載其他信號(hào)的走線。即使在這種情況下，也可以應(yīng)用經(jīng)驗(yàn)法則，選擇最小距離等于走線寬度的三倍。

9 盡可能縮短暴露的關(guān)鍵跟蹤長(zhǎng)度

在波長(zhǎng)較短的高速 PCB (> 100MHz) 上，任何關(guān)鍵網(wǎng)絡(luò)（參見下圖左）的電氣長(zhǎng)度都足以使其成為高效的輻射器，尤其是當(dāng)暴露在頂層或底層時(shí)，這種不需要的輻射可以耦合到任何相鄰的跡線，甚至耦合到靠近跡線的組件中存在的電纜。

建議將關(guān)鍵網(wǎng)絡(luò)埋在 PCB 內(nèi)層的實(shí)心平面之間，如下圖右所示。這有助于控制走線中的場(chǎng)，并避免串?dāng)_或 EMI 形式的任何無意耦合。如果暴露關(guān)鍵網(wǎng)絡(luò)是不可避免的，請(qǐng)盡可能縮短暴露部分的長(zhǎng)度。這是因?yàn)槁懵钝E線的較短長(zhǎng)度將具有較小的輻射趨勢(shì)，因?yàn)槿绻鼈兊碾姎獬叽绾苄。鼈儗⑹堑托У奶炀€。