CST防真時的問題，請幫忙
來源：edatop
更新時間：2024-09-07
閱讀：
我所模擬的Vivaldi天線 仿真時總是出現這個問題
我減小頻率多次 都沒有變化,還是有這樣的問題 頻率在0-120GHz
至于port的大小.我設置的縫隙大小為(2*0.0395)mm, port 我設置為 Xmin -0.25,Xmax0.25;Zmin0.2,Zmin0.3
請高手幫我看一下,問題出在哪里.萬分感謝！
改成-30dB試試~
一般這個警告可以不理他，不放心的話
Solve Transient Solver ->Specials->Steady State 里Maximum number of pulses設大一點比如30，
比較一下結果有無變化
謝謝兩位高手的解答
改了之后沒有這個警告了.
還有一個問題是 相同這個仿真 如果我選取的port尺寸比較大之后,他就會出現unstable的警告,要求減小port或upper頻率 這個什么原因?
而且我發現port的大小直接影響s11的數值
總是有這個問題 port到底要減小到一個什么程度啊?這有什么理論知識可尋嗎?
端口太大，容易導致高次模的產生，從而端口計算阻抗不準，因而S參量也就不準確了
針對不同的結構，端口的設置是有說法的，建議你閱讀一下，cst內附的教程里，有一些專門介紹端口設置的東西，你看看，對你也許有幫助
謝謝你們的回復 ！
不客氣，大家共同交流嘛，呵呵
求助 關于使用port里multipin的說明 好象可以用來定義50歐
我看過了教材 可是設置cpw之后總是錯誤 圖我明天到了實驗室再傳上來
謝謝！
