請指點排錯思路：the port is excited below its cutoff frequency
各位大俠好，我想問一個在你們看來低級的問題，出現(xiàn)the port is excited below its cutoff frequency這樣的黃色感嘆號提示時，我知道肯定是我的模型或者設(shè)置出了問題，但還是請指點排錯思路，讓我盡量少走彎路，因為已經(jīng)困擾我好久了，多謝！如需源文件，我將私下發(fā)送，謝謝。
請讓我一次問個夠。
CST 2015自帶的教程里面有個via的model，我不懂：
1、slice by uv plane這條命令的作用（help文檔中沒有找到相應(yīng)的幫助）；
2、我查看了步驟，為何在6步pick the face操作后生成一個solid1？這條命令能不做嗎？
3、為何總是定義了port1port2后又刪除？我看到history tree里面有兩次這樣一樣的建立了又刪除了的操作步驟，不知用意何在；
4、port2能否不加？
以上，多謝多謝！
自己先回答cut-off frequency的定義，再把提示你的這句話翻譯成漢語。
1. 沿著uv平面分割選中的模型。CST MWS幫助文件《Structure Editing Overview》。
2. 不知道你說的是哪個via model。唯一能找到的via connection模型第6步和你說的不一樣。
3. 同上。
4. 不加port 2的話，port 1激勵時負(fù)載是什么？
1、the port is excited below its cutoff frequency的意思我認(rèn)為是激勵信號的頻率低于端口的截止頻率，所以出現(xiàn)錯誤。但是就我的模型而言，1D Result顯示端口截止頻率很高，而我不可能設(shè)置比這還高的頻率的激勵信號，所以，我是想問采取什么措施可以如何降低端口的截止頻率呢？
2、via model的教程目錄：help--contents--example and tutorials--cst wms example--tutorials--overview--signal integrity: simulation of a via model受累幫我看一下吧，感謝！
如果你確定能在1D Results里看到cut-off frequency的話，說明你使用了不合適的器件去做它做不了的事情。那么這和軟件無關(guān)，這是你的設(shè)計問題。至于怎么降低，你需要自己學(xué)習(xí)微波原理。
這個模型的第6步不是pick the face，第7步生成的solid1就是整個器件的substrate，你自己覺得可以不要嗎？
所有125個步驟里沒看到有任何刪除端口的操作，所以你打開的這個模型一定被別人“玩兒”過了。
1、首先非常感謝您能幫助我這個菜鳥。
2、是我寫錯了，是2D Result————port mode下查看的Fcutoff。我翻書找到了平行平板波導(dǎo)TM模的截止頻率計算公式，但是將平板間距0.254mm, 電導(dǎo)率磁導(dǎo)率參數(shù)都代入公式，求得的截止頻率反而很小。顯然不對
3、我用的CST2014，via model的history tree特意截圖（我肯定沒被人改過），煩請看一下。我認(rèn)為solid1不是襯底，PCB diel才是。solid1是將上表面的微帶線，焊盤，還有PCB diel的頂層打包在一起了，但不知用意。
多謝多謝！
1. 不客氣。
2. 要么公式是錯的，要么計算是錯的。
3. 我只有2015版的，沒看到任何delete 端口的操作。
4. 至于選中7個面創(chuàng)建shape，我最開始理解錯了，以為是整個模型創(chuàng)建歷史的第6步和第7步。如果你有心看一看component tree，或者第107步，這個結(jié)構(gòu)的材料叫做solder resist。如果你第一次聽說這個詞，去網(wǎng)上找它的解釋，就應(yīng)該知道這是在做什么以及為什么要這樣做。
我看到過solid1是solder resist這個材料，只是當(dāng)時我想著solid1里面選到的焊盤，微帶線不都應(yīng)該是PEC或者copper材質(zhì)的嘛？沒去想實際是在這些選中的component的face上涂上了綠油。感謝您還幫我截了圖，非常感謝您的幫助！
好東西，我來看看，多謝 ,好東西，我來看看，多謝
