高速信號（RE）輻射問題分析與調(diào)試（一）

       高速差分信號引起的輻射騷擾場強發(fā)射不達標問題的占比非常高，且應用非常廣泛，給分析與設計帶來很大挑戰(zhàn)。高速差分信號噪聲類型主要分為兩大類：高速差分時鐘信號與高速差分數(shù)據(jù)信號。

【備注說明】

  高速差分時鐘信號又分為獨立時鐘信號對與嵌入式時鐘信號兩種方式，獨立時鐘信號例如HDMI信號、LVDS信號，嵌入時鐘信號例如USB、V-By-One等。

01、高速差分信號噪聲耦合機理分析

高速差分信號由于信號上升沿/下降沿非常陡峭，時間非常短，其電流變化率（di/dt）、電壓變化率（dv/dt）大，容易在附近的信號布線上產(chǎn)生容性與感性耦合,即發(fā)生串擾耦合。高速差分信號的阻抗設計，是保證阻阻抗匹配的重要條件，阻抗匹配時信號反射能量最小化。相反阻抗不匹配時可能產(chǎn)生嚴重的信號反射，從而產(chǎn)生駐波噪聲，導致輻射測試不達標，嚴重的情況下導致信號無法正常傳輸。

高速差分信號回流路徑設計，在輻射發(fā)射問題中的占比也很高，回流路徑與信號路徑共同構成信號的傳輸路徑，回流路徑設計會導致如下問題：

回流路徑設計影響信號傳輸?shù)沫h(huán)路面積，環(huán)路面積越大越容易向空間發(fā)射噪聲，也容易耦合外部噪聲干擾：如ESD噪聲、EFT噪聲、雷擊浪涌噪聲以及空間電場干擾等。

強弱信號使用共同的回流路徑時，強信號噪聲會通過共環(huán)路耦合到弱信號環(huán)路中，導致共環(huán)路干擾，也會導致強信號的噪聲通過弱信號耦合向空間輻射發(fā)射，產(chǎn)生嚴重的輻射發(fā)射問題。

回流路徑可以是完整參考平面，也可以選擇伴隨地線，伴隨地線與參考平面同時存在時，由于參考平面阻抗更低，信號會優(yōu)選參考平面作為回流路徑。回流路徑阻抗越小，信號流過時產(chǎn)生的電位差就越小產(chǎn)生的共模噪聲就越小。

02、高速差分信號阻抗影響分析調(diào)試與設計

PCB Layout設計過程中會進行阻抗設計計算，特性阻抗主要影響因素為：線寬、線距、銅厚、板材介電常數(shù)、綠油或者白油的介電常數(shù)、板厚等。特性阻抗實際上反映的是阻抗變化范圍，瞬時阻抗才是EMC設計重點關注的對象，阻抗設計管控要點如下：    

差分信號PCB布線的線寬保持不變，尤其是在外部端子引腳、芯片引腳、器件引腳處，在滿足性能指標的基礎上，減少器件的使用數(shù)量，可以減少阻抗突變點。

差分信號PCB布線上除卻阻抗設計考慮的綠油、白油、黑色油墨等材料，避免差分信號線上再疊加其它材料，比如在差分信號上覆蓋貼紙，在貼紙?zhí)帟霈F(xiàn)阻抗跌落的情況。

差分信號阻抗受到PCB生產(chǎn)工藝的影響，為減小生產(chǎn)工藝的影響程度，在滿足阻抗設計的條件下選擇較寬的線寬設計更加重要；線寬越寬受PCB生產(chǎn)刻蝕環(huán)節(jié)的影響就越小，當差分信號布線線寬接近器件焊盤線寬時，在器件引腳處產(chǎn)生的阻抗突變就越小，信號反射同樣也會變小。

在連接器、芯片引腳處無法避免阻抗突變的點，可以選擇線寬漸變的設計方式，來減小線寬變化太大引起的阻抗嚴重反射。