濾波器系列之二：電容的應用（一）
濾波器系列之（二）：電容
任何兩個彼此絕緣又相互靠近的導體都可以構成電容器。電容是表征電容器容納電荷本領的物理量。在兩個相距很近的平行金屬板中間夾上一層絕緣物質（電介質），就組成最簡單的電容器，叫做平行板電容器。
圖1：平行板電容與計算公式
一、電容的工作原理：
電容器是由兩個電極及其間的介電材料構成，介質材料是一種電介質，當被置于兩塊帶有等量異性電荷的平行極板間的電荷中，由于極化而在介質表面產生極化電荷，使束縛在極板上的電荷相應增加，維持極板間的電荷不變。
圖2：電容充放電過程
1.1、電容濾波原理
電容器具有〝通高頻阻低頻的特性〞，濾波是利用此特性為干擾頻點提供〝低阻抗路徑〞。由于電容本身不具有消耗能量的特性，干擾頻點只是通過電容改變了傳播路徑而已，故電容元件又稱反射式濾波元件。
圖3：電容濾波原理
任何信號只有構成回路才能產生電流，回路面積越小產生的EMI干擾就越小，而回流面積取決于信號路徑長度，以及回流路徑長度，信號布線長度與回流路徑長度構成的回路面積越小越好，通過增加高頻電容來縮短信號回流面積是解決EMC問題的殺手锏之一。
干擾實質上并沒有穿過電容到地消耗掉，而是類似電池充電，干擾被吸收到電容兩端，電容容值大小改變的是電荷移動的速度，也就是充放電的速度；簡單理解電容旁路的原理就是干擾在很小的路徑范圍內重復移動軌跡。
1.2、電容的頻率特性
圖4：電容的頻率特性對比
1.2.1、電容容性區域&感性區域：
低頻范圍內非常接近理想電容器，阻抗與頻率成反比，此區域稱為容性區域。隨著頻率的改變，阻抗卻成升高趨勢，電容的寄生電感影響非常明顯，此區域稱為感性區域。
電容的ESR與ESL：
圖5：電容的電路等效模型
ESR是Equivalent Series Resistance的縮寫，翻譯過來就是等效串聯電阻，電容的ESR就是電容串聯等效電阻。
ESL是Equivalent Series Inductance的縮寫，翻譯過來就是等效串聯電感，電容的ESL就是電容串聯等效電感。
圖6：電容的ESR曲線對比
要得到更好的EMC濾波特性，電容具有低ESR是很重要的；由于電容自身的諧振點，所以電容并聯使用時，拓寬通頻帶的同時，也產生新的反諧振點；為減少反諧振點的個數，選擇濾除不同頻段的電容時，相鄰容值最好相差100倍的量級。
1.2.2、自諧振頻率（Self Resonant Frequency）：
阻抗最小值時的頻率稱為自諧振頻率，此時Z=ESR，電容的自諧振點也是阻抗最低點。
1.2.3、電容ESR/ESL的影響因素
貼片電容的疊層結構
圖7：貼片疊層結構對ESR的影響
內部電極層數越多，意味著層間電阻并聯越多，即阻抗越小，同樣道理ESR就越小。
材質的電阻率
ESR與材質的電阻率相關，不同材質ESR不同，ESR越小，便能使噪聲被旁路的越多，即插入損耗越大，噪聲抑制能力就越好。
圖8：材料的電阻率對ESR的影響
ESR會將紋波電壓，轉換為熱能，若ESR越高，則轉換的熱能就越多；隨著紋波電壓的增大，電容溫度上升，ESR越大溫度上升就越多。溫度上升，電容值也會有所下降，不同材質的電容，隨溫度升高時電容值的穩定性不同。
圖9：ESR對紋波電流的影響
二、電容應用要點說明
2.1、多顆同規格電容并聯使用
如果單顆電容的紋波電壓耐受度不夠，則可以選擇多顆電容并聯使用，并聯電容數量依據紋波電壓需要；多顆同規格電容并聯使用，除了可以降低紋波電壓，也可以降低ESR，增大插入損耗。
圖10：不同數量同規格電容并聯使用阻抗曲線
2.2、多顆不同規格電容并聯使用
當噪聲的頻率范圍很寬時，單個電容的濾波頻帶無法滿足濾波要求，則需要使用不同規格的電容拓寬通頻帶。多顆不同規格電容使用時，不同電容的感性區域與容性區域又會產生交叉點，該交叉點正好會產生并聯諧振，使濾波阻抗變大降低了濾波效果，該交叉點稱為反諧振。
圖11：不同規格電容并聯使用阻抗曲線（存在反諧振點）
因此，并聯不同容值的電容時，其電容值差距應充分考量，建議電容容值差是100倍量級，最小差不允許小于10倍量級，以降低反諧振點濾波阻抗。
2.3、使用電容組成低通濾波器
電容通常與電感、磁珠、電阻元件組成低通濾波器，濾除信號線、電源線上高頻噪聲，低通濾波器參數設計時應結合信號工作頻率、高頻噪聲頻率選擇合適的電路結構。
圖12：RC低通濾波電路
圖13：LC低通濾波電路
2.4、端口信號旁路電容
為防止PCB內部干擾噪聲沿著連接線纜耦合，形成天線向外輻射干擾，通常會在PCB接口電路增加高頻旁路電容，將板內干擾通過電容旁路回到源端，同時也防止外部的干擾噪聲進入板內，耦合干擾到板內敏感信號。
圖14：電容應用于端口信號高頻旁路
2.5、芯片供電電源退耦與高頻旁路
芯片供電電源退耦：
半導體制造工藝的持續提升，芯片工作頻率持續提高，芯片處理數據時的快速切換，電流突變會引起供電電壓下降，相當于紋波電壓。在芯片供電電源引腳上增加退耦電容，快速補償芯片供電電源引腳因高頻開關引起的電壓跌落，通常使用的電容相對較大。
圖15：電容應用于芯片供電電源退耦
芯片高頻噪聲旁路：
半導體制造工藝的持續提升，芯片工作頻率持續提高，芯片處理數據時的快速切換，在芯片供電電源線上產生高頻噪聲干擾，高頻噪聲進入芯片內部不同模塊電路時，會引起模塊電路間的相互干擾。
高頻噪聲形成的高頻電流環路，不加以控制則會引起EMI問題，為切斷高頻噪聲耦合路徑，需要在芯片供電電源引腳上增加高頻旁路電容，使高頻噪聲以最小環路面積回流到源端，改善EMI問題和芯片模塊間串擾問題。
2.6、芯片退耦或旁路電容的PCB設計要點：
圖16：退耦電容或者旁路電容引起共阻抗耦合
供電電源引腳通常在原理圖設計階段會放置兩顆電容，甚至更多。PCB Layout設計時應將高頻電容靠近芯片引腳放置，大容量電容或者電解電容則可以距離芯片供電電源引腳稍遠，主要是高頻布線寄生電感的影響。當多個電源引腳遠離濾波電容較遠時，不同引腳會因為共用一段PCB布線而形成共阻抗耦合，如上圖所示。
2.6.1、單點匯流解決共阻抗耦合：
圖17：不同電源引腳共用濾波電容時單點匯流解決共阻抗耦合
低成本設計時，芯片相同電壓的供電電源引腳共用濾波電容時，每個電源應單點布線在濾波電容處回合，避免共阻抗耦合，如上圖所示。
2.6.2、不同供電電源引腳單獨退耦解決共阻抗耦合：
圖18：不同電源引腳單獨退耦解決共阻抗耦合
芯片不同供電電源引腳使用單獨的高頻電容進行高頻退耦，而低頻退耦或者濾波則可以共用濾波電容，這是因為低頻寄生電感的影響可以忽略不計。
2.6.3、不同供電電源引腳單獨退耦+磁珠隔離解決共阻抗耦合：
受限于芯片內部供電電源引腳內阻的影響，有時候高頻的退耦和旁路效果不理想時，則可以采用不同電源引腳單獨退耦并增加磁珠進行高頻衰減隔離的對策來解決共阻抗耦合的問題。
