三、Signal Integrity -- 業界第一個高速、跨域信號完整性設計解決方案
AWR Signal Integrity 2006設計套件是一個新的高度集成的co-chip/封裝/模塊EDA解決方案，它是特別針對那些新一代高頻/高性能產品的復雜的跨域信號完整性問題而設計的。新的解決方案是從最底層進行構架，并采用一個標準的數據模型(UDM)來保證其在IC，封裝，模塊和PCB設計環節的完整的設計功能。而獨有的AWR設計環境涵蓋了所有域。數據模型是專門針對高頻的，能對所有的設計元素進行精確抽取和建模，包括有源器件、無源器件和高頻連接器。這個新的解決方案建立在一個開放、標準的軟件平臺上，使其可以集成業內最好的、功能最強的專業工具在各個不同域中完成抓取、綜合、仿真、優化、layout、抽取、校正設計等工作。
AWR SI 2006設計套件通過AWR現代化的開放設計平臺為各方面一流的工具提供了更好的集成機會
特點：
- 在設計時能更早地識別、分析、修復信號完整性問題
- 減少或消除設計重復，加快產品完成時間
- 第一次設計執行到規格
- 功能強大，并發性，為高頻/高速而設計的標準的信號完整性分析環境
- 支持IC，封裝，模塊，和PCB方面的多種技術
- 支持來自硬件，IBIS模型或MatLab協仿真的信號
- 支持包括AWR EMSight技術在內的多電磁仿真和分析工具
- 能導入/支持多個模型如電路映射表(SPICE或Spectre格式)，IBIS，S-parameter block等
- 利用Intelligent Net(iNet)來抽取并建立復雜的跨域互聯”on-the-fly”模型
- 含有AWR高速高性能的諧波平衡仿真器，可進行全面而精確的頻域仿真
- 集成Synopsys’ HSPICE，可進行快速而精確的時域仿真或更高質量的多域信號完整性分析